

РЕПРОГРАММИРУЕМОЕ ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ЭЛЕКТРИЧЕСКИМ ПЕРЕПРОГРАММИРОВАНИЕМ 128 КБИТ (16Кx8 / 8Кx16)

ОСНОВНЫЕ ХАРАКТЕРИСТИКИ

Микросхема предназначена для многократной записи, долговременного хранения и многократного считывания информации.

Информационная емкость, бит 128К (16Кx8/8Кx16)
 Время выбора адреса, нс 70
 Время выбора, нс 70
 Время программирования страницы, мс 10
 Размер страницы, бит 512
 Количество циклов перезаписи 10⁵
 Время сохранности информации, лет не менее 10
 Напряжение питания, В +5±10%
 Температурный диапазон, °С от -60 до +125
 Тип корпуса Н16.48-1В

Микросхема изготавливается по КМОП технологии и имеет ТТЛ-совместимые входы и выходы.

НАЗНАЧЕНИЕ ВЫВОДОВ


| Обозначение | Назначение выводов |
|-----------------|--|
| A | Входная шина адреса |
| Q | Двухнаправленная шина данных |
| C | Вход сигнала синхронизации |
| \overline{CE} | Вход сигнала выбора микросхемы |
| \overline{WE} | Вход сигнала разрешения записи |
| \overline{OE} | Вход сигнала разрешения выдачи данных |
| ECS | Вход сигнала разрешения счета |
| D1 | Вход первого сигнала управления |
| D2 | Вход второго сигнала управления |
| TDI | Вход данных в последовательном коде |
| TCK | Вход синхронизации последовательных данных |
| TMS | Вход выбора режима |
| TDO | Выход данных в последовательном коде |
| SEL | Вход сигнала выбора режима адресации |
| CNF | Вход сигнала конфигурации (16Кx8/8Кx16) |

ФУНКЦИОНИРОВАНИЕ МИКРОСХЕМЫ

Блок формирования адреса (секвенсор адреса) осуществляет формирование исполнительного адреса ADR, непосредственно используемого для записи/чтения данных в микросхеме. Изменение значения исполнительного адреса происходит по переднему фронту сигнала синхронизации C в зависимости от значений сигналов на входах ECS, D1, D2:

| ECS | D1 | D2 | Значение исполнительного адреса ADR |
|-----|----|----|-------------------------------------|
| 0 | 0 | 0 | 000000000000 |
| 1 | 0 | 0 | 100000000000 |
| 0 | 0 | 1 | A |
| 1 | 0 | 1 | Хранение адреса |
| 0 | 1 | 0 | ADR + 1 |
| 1 | 1 | 0 | Хранение адреса |
| 0 | 1 | 1 | ADR - 1 |
| 1 | 1 | 1 | Хранение адреса |

Помимо использования исполнительного адреса ADR в микросхеме предусмотрена прямая адресация с шины адреса A. Выбор способа адресации осуществляется при помощи сигнала SEL:
 SEL='0' – используется прямая адресация с шины A;
 SEL='1' – используется исполнительный адрес ADR.



Режимы работы

| \overline{CE} | \overline{OE} | \overline{WE} | Режим |
|-----------------|-----------------|-----------------|------------------------------|
| 0 | 0 | 1 | Чтение |
| 0 | 1 | 0 | Запись |
| 1 | X | X | Шина Q в «третьем» состоянии |

X - произвольное значение сигнала (0 или 1).

Чтение данных осуществляется напрямую из накопителя через коммутатор столбцов и буфер ввода/вывода на шину Q.

Программирование микросхемы осуществляется постранично. Размер страницы составляет 512 бит (64 восьмиразрядных или 32 шестнадцатиразрядных слова). Данные предварительно загружаются в буфер страницы, содержащий 64 восьмиразрядных параллельных регистра. После заполнения всего буфера автоматически запускается механизм программирования микросхемы и вся информация, содержащаяся в буфере страницы, переписывается в накопитель.

Механизм программирования запускается также и в том случае, когда интервал времени между двумя последовательными записями данных в буфер страницы превышает 300 мкс.

Запись/чтение в микросхеме разрешается при $\overline{CE} = '0'$.

При $\overline{CE} = '1'$ работа микросхемы блокируется и шина Q микросхемы переводится в «третье» состояние.

Микросхема имеет встроенный контроллер последовательного интерфейса, который позволяет выполнять запись/чтение данных под управлением персонального компьютера с использованием интерфейса стандарта IEEE 1149.1 (JTAG).

По последовательному входу TDI в микросхему может загружаться адрес записи/чтения, либо данные, предназначенные для записи в микросхему.

Поступающий адрес записывается в блок формирования адреса и выполняет роль исполнительного адреса ADR.

Поступающие данные записываются в буфер ввода/вывода и в дальнейшем используются при выполнении операции записи в микросхему.

На выход TDO в последовательном коде выдаются данные, считанные из микросхемы при выполнении операции чтения.

В микросхеме также реализован механизм формирования признака окончания цикла программирования (Data Polling and Toggle Bit).

СТРУКТУРНАЯ СХЕМА

